loading gallery...
DSP2812 + FPGA + placa NIOS TMS320F2812 EP2C8Q208C8
254,01 €
Enlace proporcionado por:
[Introducción del sistema]
Esta Suite se basa en la plataforma de aprendizaje y desarrollo DSP + FPGA + NIOS de TMS320F2812 + EP2C8Q208C8, dando rienda suelta a la flexibilidad y las potentes funciones de TMS320F2812 y ALTERA CYCLONE II. El manual de usuario del kit de desarrollo es detallado y fácil de entender, una gran cantidad de código fuente fácil de comenzar (dividido en DSP y FPGA 2 partes). Proporcionamos un núcleo IP FPGA completo para el usuario, el sistema se asigna y conecta a través del núcleo IP, y el usuario puede cortar o agregar funciones según las necesidades. Debido a que nuestros periféricos son tecnologías avanzadas como la conexión FPGA y DSP, la conversión de nivel, el aislamiento de bus y el arbitraje, es muy conveniente, flexible, conciso, debido a este sistema de estructura, por lo que funciona y es estable, y puede ajustar la corriente de conducción, retraso, Nivel de salida estándar de cada puerto de E/S según el requisito. Puede hacer uso completo de una gran cantidad de núcleos IP de CycloneII y PLL para aplicaciones DSP + FPGA de alta velocidad y alta estabilidad, Y también puede usar el generador ALTERA DSP para generar uno o más núcleos DSP IP, de modo que se pueda formar el sistema de aplicación de CPU multinúcleo. Estos recursos no están disponibles por la CPLD general. Esta estructura da rienda suelta a la flexibilidad de la FPGA, el fuerte rendimiento y los ricos recursos del TMS320F2812. Placa de desarrollo a través del ingeniero superior profesional de acuerdo con el sistema de cableado de alta frecuencia para el diseño de cableado manual, consideración completa del sistema antiinterferencia y problemas de bucle, por lo que la operación y la estabilidad. Es la primera opción para principiantes e investigadores dedicados a la investigación para aprender F2812 y FPGA.
Esta Placa de desarrollo es para que los principiantes la aprendan y la usen. También se puede incrustar en el producto del usuario como una placa del sistema para que los usuarios realicen dos desarrollos a fin de acortar el ciclo de desarrollo del producto.
[Recursos del sistema]
Procesador DSP TMS320F2812, procesador digital de alta velocidad de punto fijo de 32 bits, la frecuencia de trabajo más alta de 150M;
El FLASH de 128K * 16 bits incorporado en el chip se puede utilizar para solidificar programas de usuario cómodamente, y el FLASH se puede encriptar.
La SRAM de 18K * 16 bits está integrada en la película.
La ROM de arranque 4K * 16 bits está integrada en el chip.
1K * 16 bit OTP ROM está integrado en el chip.
SRAM de 256K * 16 bits extendida, IS61LV25616;
Expande FLASH de 512K * 16 bits, SST39VF800 para facilitar a los usuarios grabar programas más grandes;
2 tubos digitales de 8 segmentos;
8 tubos emisores de luz LED, indicación de estado conveniente;
9 botones independientes levantados.
1 zumbador;
1 interfaz DE LA RS-232, que se puede conectar al PC para experimentar.
Interfaz de 1 vía, Red de usuario conveniente, medidas de protección del puerto;
1 interfaz CAN2.0, conveniente para redes de usuarios;
16 interfaz de entrada AD (rango de entrada de 0 a 3V), de los cuales primero, segundo puede conectar la salida DA para hacer el experimento de verificación, 3, 4 entradas más el limitador y el amplificador después del procesamiento, rango de entrada 0 a 3V (¡Atención no debe exceder el rango!) ;
Interfaz de salida 4 DA;
1 interfaz de dispositivo USB 2, el esquema es el chip CY7C68013 maduro, proporciona el firmware de llamada de listo y el código de ejemplo PC, puede comunicarse fácilmente con la PC, continuar con los dos desarrollos;
El conector de auriculares puede realizar fácilmente la función de reproducción.
La toma del micrófono se puede utilizar para grabar cómodamente.
Interfaz LCD gráfica China 12864;
Interfaz LCD de 1602 caracteres;
1 EEPROM, Chip 24LC64, experimento de transmisión de datos con bus IIC;
Interfaz de control de motor DC, diseño anti enchufe;
Interfaz de control de motor paso a paso, diseño antienchufe;
Interfaz SPI provocada, red conveniente;
Se han extraído todas las interfaces de salida PWM y los usuarios pueden usarlas de acuerdo con los requisitos específicos.
Interfaz de entrada de fuente de interrupción sin blindaje para la expansión externa de 2 carreteras.
Puede extender hasta 5 canales de interfaz de entrada de fuente interrumpible, y 1 de ellos se puede activar mediante teclas.
Hasta 16 interfaces de entrada y 14 de salida, los usuarios pueden aumentar y eliminar el número de E/S extendidas modificando el núcleo IP FPGA que proporcionamos.
El bus está abierto, la línea de datos, la línea de dirección, la línea de control y el PIN de función especial están todos dirigidos, lo cual es conveniente para que los usuarios lo desarrollen dos veces.
+ 5V, 3,3 V, GND y otros puntos de prueba de potencia;
La fuente de alimentación es suministrada directamente por el regulador de voltaje externo.
Interruptor independiente, fuente de alimentación de control, Operación conveniente;
Cuatro orificios fijos son convenientes para que el usuario los instale y fije.
2 tubos digitales, a través de la interfaz FPGA y DSP.
La Entrada de 8 teclas, a través de la interfaz FPGA y DSP.
Se proporciona la interfaz de entrada de fuente de interrupción.
Proporciona un circuito de reinicio automático manual para una fácil depuración.
Proporcione bus abierto, línea de datos, línea de dirección, Línea de Control, función especial pin all lead out, usuario conveniente dos veces el desarrollo.
Un timbre.
La fuente de alimentación puede ser seleccionada por el puente o por la interfaz USB.
1 relés independientes, cada relé está normalmente abierto y normalmente cerrado, y la descarga eléctrica se ha provocado para comodidad del usuario.
El nuevo FPGA ALTERA cylconeII EP2C8Q208C8 se utiliza para interactuar y comunicarse con DSP, y la extensión del puerto de E/S se ha seleccionado por separado.
Células lógicas: 8256
E/S: 139
Registros: 8745
Pares de E/S diferenciales. 62
Bits de memoria: 165888
Bloques de RAM M4K: 36
Grado de velocidad: 8
Plls: 2
El chip de configuración FPGA EPCS16 16M bit puede cumplir con la mayoría de los requisitos de configuración.
SDRAM 8M X16bit 16M byte la memoria puede guardar los datos temporales recopilados. O hacer el almacenamiento de datos del experimento NIOS.
[Información y software de apoyo]
1. Diagrama esquemático completo (formato PDF, garantizado para coincidir con PCB), capte rápidamente la aplicación de una serie de interfaces prácticas.
2. Todos los experimentos proporcionan el código fuente del lenguaje C y tienen anotaciones chinas detalladas.
3. Métodos y herramientas de grabación en línea de FLASH para solidificar el propio Programa del usuario;
4. del chip Manual: proporciona información del chip en todos los chips de la placa de desarrollo;
5. Envíe el entorno de desarrollo original TI DSP CCS3.3;
6. Proporcione el controlador del emulador y otros libros DSP y materiales de aprendizaje relacionados con el CD-ROM.
7. Proporciona Acrobat lector, software de monitoreo de bus USB Bushound, asistente de depuración serie Sscom y otras herramientas de depuración.
8. Para enviar esquemas de línea de descarga Altera;
9. Proporcionar el software de fuente de cristal líquido;
10. Volumen del acuerdo TCP/IP: Volumen 1 ~ 3;
11. Proporcione documentos de especificación USB;
12. Proporcione documentos de especificación CAN2.0;
13. Proporcione el documento de descripción del sistema de disco U;
14. Dar documentación del sistema FAT16, FAT32;
15. Dé a la luz F2812 la fuente del trasplante en la dirección de la dirección del transplante;
16. Dar FFT, FIR y otra biblioteca de cálculo;
17. Dar la biblioteca de paquetes de chips completos de TI.
18. Manual de usuario: muy detallado, incluye análisis de circuitos, introducción de código, Guía de inicio rápido CCS2000, etc.
Entorno DE DESARROLLO QUARTUS 8,0 + NIOS II IDE versión completamente agrietada.
Colección rutinaria VHDL
Tutoriales VHDL
135 casos de rutina VERILOG
Tutoriales de VERILOG
Tutoriales DSPbuilder
Envío de software de escucha en serie para desarrollar RS232
Software de extracción de fuentes y desarrollo de programa de pantalla LCD
Programa de computadora host USB2.0 y su código fuente
Los recursos completos del sistema FPGA asignan el núcleo IP y su código fuente.
Un gran número de tutoriales de desarrollo NIOS completos. Incluye tutoriales en vídeo DSP, EDA, SOPC. Le permite dominar fácilmente el desarrollo del sistema DSP, FPGA, SOPC.
La información anterior es solo para estudio y no para uso comercial.
¡Descarga del libro de guía de experimentos! (haga clic en el botón derecho para guardarlo)
[Código y experimentos relacionados]
Código de demostración final de PC
El lenguaje de programación del código final del PC proporciona una interfaz gráfica para Borland C + Builder. Al llamar a la función de biblioteca DLL, el usuario ha demostrado cómo recibir y recibir datos USB. El mismo código final DSP también muestra cómo leer y escribir datos. El usuario puede consultar este ejemplo de llamada para completar rápidamente el desarrollo de su propio programa sin usarlo. Cuide los detalles del protocolo USB.
Experimento de control de transmisión de datos de computadora superior USB2.0 (proporciona el código fuente de la computadora superior, lo que le permite invertir fácilmente en el desarrollo y la aplicación del sistema)
Controlador FPGA IP completo y su código fuente
Integración completa de la lógica del sistema y asignación de recursos del sistema, los usuarios pueden recopilar de acuerdo con sus propias necesidades y sus aplicaciones, por lo que los recursos del sistema conectados por FPGA tienen las direcciones de lectura y escritura correspondientes, y proporcionar un núcleo IP SDRAM completo, los usuarios pueden utilizar para el almacenamiento de datos del sistema de gran capacidad, La compañía también proporcionará a los usuarios el sistema. Para obtener más expansión AD/DA de alta velocidad de alta calidad y económica, expansión TFT LCD, módulo de E/S de corriente grande con aislamiento de optoacoplador, preste atención al sitio web de Wah Sheng EDA.
Parte FPGA:
(Adopta el Código VHDL y proporciona colección de rutinas VHDL, más de 700 rutinas de uso común. ¡La rutina de VERILOG 135 casos, un gran número de materiales de desarrollo y aprendizaje comprimidos, cómo ver no se puede terminar! Para la referencia de los usuarios.
Se lanzarán más experimentales y tutoriales en vídeo. Preste atención al sitio web de Hua Sheng EDA.
[Configuración estándar]
1, placa de desarrollo DSP 2812 de una pieza
2, 5V/1A fuente de alimentación conmutada
3, cable USB2.0 1
4, línea de comunicación RS232 1
5, LCD1602 Cristal líquido 1
6. 1 motores DC
7. 1 DVD de 2. 2. 2. 1 DVD de 2.
Comprar DSP2812 + FPGA + placa NIOS TMS320F2812 EP2C8Q208C8
